PROJELER

TÜTEL
Projeler - TÜTEL / Beyond5 (SOI Teknolojileri)

Beyond5 (SOI Teknolojileri) ECSEL Projesi

Algılama, Haberleşme, 5G Ve Ötesi İçin Yeni RF Alanlarını Mümkün Kılan RFSOI Tabanlı Avrupa Tedarik Zinciri Oluşturma (BEYOND5, Building the fully European supply chain on RFSOI, enabling New RF Domains for sensing, Communication, 5G and beyond)

BEYOND5’in ana hedefi, Radyo Frekansı SOI teknolojisi üzerine bir Avrupa tedarik zinciri oluşturmak ve algılama, iletişim, 5G radyo ve ötesi için yeni RF kulanım alanları oluşturmaktır. BEYOND5, Avrupa’da son derece yenilikçi bileşenler üretmeyi (iki Avrupa ülkesinde üç pilot hat kullanılarak), katma değeri altı farklı alanda kullanıcı düzeyinde göstermek için değer zincirini oluşturmayı ve Avrupa’daki tasarım ekosistemini güçlendirmeyi amaçlayan bir teknoloji projesidir.

BEYOND5’te asıl amaç, üç ana SOI silikon teknolojisini (ST-RFSOI65, ST-FDSOI28, GF-FDSOI22) geliştirmek ve bu teknolojilerinin seçkin alanlarda kullanılabileceğini göstermektir. SOI teknolojilerinin faydalarını göstermek amacıyla operasyonel radyo sistemlerine yakın gerçek uygulama modelleri içeren altı farklı gösterim hedeflenmiştir. Bu 6 gösterim dört ana uygulama alanı etrafında yapılandırılmıştır: IoT, V2X, 5G ve Sensörler.


TÜBİTAK BİLGEM, ADC, PLL, karıştırıcı, LNA, filtreler, dijital predistortion ve kaynak modülatörü dâhil olmak üzere alıcı yolu alt bloklarını belirleyecek ve tasarlayacaktır. Alt bloklar 65 nm RF-SOI ile ürettirilecek ve doğrulanacaktır.

2 meep

MEEP - The MareNostrum Experimental Exascale Platform

New Emulation Platform Will Explore Hardware/Software Co-Designs for Exascale Supercomputers Based on European IP at BSC

BSC, MEEP RIA projesini koordine edecek olup TÜBİTAK BİLGEM ve UNIZG-FER ortak olarak yer alacaktır.

Research and Innovation Action (RIA)’nın amacı, yeni bilgi oluşturmayı, yeni veya geliştirilmiş bir teknoloji, ürün, süreç, hizmet veya çözümün fizibilitesini araştırmayı amaçlayan faaliyetlerden oluşmaktadır.

The BSC’ye, sonuçta ortaya çıkan teknolojileri takip projelerinin geliştirilmesinden Avrupa çiplerini yaratmayı amaçlayan MEEP projesine katılmak ve liderlik etmek için European Programme Research and Innovation Action (RIA)’dan finansman sağlanmıştır.

MareNostrum Experimental Exascale Platform (MEEP) projesi, Avrupa Birliği (AB) programı EuroHPC’nin gelecekteki exascale süper bilgisayarlarına entegre rekabetçi Avrupa teknolojisi yaratma hedefini desteklemektedir. Özellikle, Avrupa tarafından geliştirilen fikri mülkiyete (IP) dayalı gelecekteki Avrupa exascale sistemlerinin bir parçasını oluşturabilecek çok çeşitli Avrupa teknolojilerinin geliştirilmesi, entegrasyonu, test edilmesi ve ortak tasarımı için keşif amaçlı bir süper bilgi işlem altyapısı geliştirmeyi amaçlamaktadır. Nihai hedef, hem yüksek performanslı hesaplama (HPC) hem de gömülü bilgi işlem gibi diğer birçok Avrupa sisteminin temelini oluşturabilecek açık bir full-stack (yazılım ve donanım) ekosistemi oluşturmaktır.

MEEP, hedeflerine ulaşmak için üç AB ortağını bir araya getiriyor: BSC (İspanya), koordinatör olarak Avrupa çipini geliştiren hedefleyici makineler için altyapı oluşturmak için uzmanlık yanında yazılım ve donanım sağlayarak, UNIZG-FER (Hırvatistan) mimari ve FPGA tabanlı sistemlerin kurulması ve devreye alınması konusundaki önemli uzmanlığıyla katkıda bulunacak ve TÜBİTAK BILGEM (Türkiye) doğrulama, mimari ve gelişmiş mantık tasarımı konusundaki derin uzmanlıklarıyla katkıda bulunacaktır.

BSC’deki MEEP direktörü Peter Hsu’ya göre, “pazara ulaşabilecek ve toplumun evrimine doğrudan katkıda bulunabilecek BSC’nin kilit teknolojilerini inşa edecek, yaratacak ve dağıtacak rekabetçi teknolojinin koordinatörleri olmak bizim için önemlidir.” BSC’nin MEEP koordinatörü John Davis, “BSC’de performans değerlendirmesi ve gelecekteki yonga tasarımları için yazılım geliştirme aracı olarak MareNostrum Deneysel Exascale Platformu (MEEP), hem HPC’de hem de birçok sistem için bir temel oluşturacaktır.”

Research and Innovation Action (RIA) programı, Avrupa Birliği’nin (AB) havuzlanmasını sağlayan Yüksek Performanslı Hesaplama (HPC)’de kamu-özel ortaklığı olan Avrupa Yüksek Performanslı Hesaplama Ortak Girişimi’nin (EuroHPC JU) bir parçasıdır – kaynakları, katılımcı AB Üye Devletleri ve Horizon 2020 programının katılımcı ilişkili ülkeleri ve özel paydaşların kaynakları ile karşılanmaktadır. Joint Undertaking, Pan-European süper hesaplama altyapısının geliştirilmesi ve araştırma ve inovasyon faaliyetlerinin desteklenmesi konusunda benzer amaçlara sahiptir.

Program, yeni bilgi, yeni veya geliştirilmiş bir teknoloji, ürün, süreç, hizmet veya çözümün fizibilitesini araştırmayı amaçlayan faaliyetler geliştirir. Bu amaçla, laboratuvarda veya simüle edilmiş bir ortamda küçük ölçekli bir prototip üzerinde temel ve uygulamalı araştırma, teknoloji geliştirme ve entegrasyon, test ve validasyon içerebilir.


Bu proje 946002 sayılı hibe anlaşması kapsamında Avrupa Yüksek Performanslı Hesaplama Ortak Girişimi (JU)’nden fon almıştır. JU, Avrupa Birliği’nin Horizon 2020 araştırma ve yenilik programından, İspanya, Hırvatistan ve Türkiye’den destek almaktadır.

The European Pilot (Pilot Using Independent Local & Open Technologies)

Horizon 2020 EuroHPC-RIA çağrısı kapsamında başlatılan The European Pilot projesinde Barcelona Computing Center liderliğinde ve TÜTEL’in de içinde bulunduğumuz yirmi ortaklı uluslararası konsorsiyum tarafından hızlandırıcı (accelerator) geliştirilecektir. Hızlandırıcılar, modern Yüksek Performanslı Bilgi İşlem (HPC) sistemlerinde performansın büyük bölümünü sağlamaktadır ve Exascale sistemler için temel yapı taşlarını oluşturmaktadır. Bu proje Avrupa tarafından tasarlanan, uygulanan ve üretilen HPC ve Yüksek Performanslı Veri Analitiği (HPDA) (AI, ML, DL) hızlandırıcılarının ilk gösterimi olacaktır.  The European Pilot,  PCIe Gen 6.0 veya CXL 3.0 aracılığıyla herhangi bir genel amaçlı işlemciye (CPU) bağlanan RISC-V hızlandırıcılarına dayalı ilk tamamen Avrupalı tam yığın yazılımını, hızlandırıcıyı ve entegre ekosistemi sunmak için açık kaynak yazılımı (SW) ile açık kaynak donanımı (HW) birleştirmektedir.

Hızlandırıcılar, Avrupa teknolojik bağımsızlığının önemli bir göstergesi olan Global Foundries 12 nm gelişmiş silikon teknolojisinde üretilecektir. The European Pilot, gelişmekte olan RISC-V ekosistemi için ara yazılım, derleyiciler ve araçlar dahil olmak üzere eksiksiz bir yazılım yığınında anahtar uygulamaları ve kitaplıkları çalıştıran HPC ve HPDA hızlandırıcılarını göstermek için SW / HW ortak tasarımını içeren en yeni araştırmaları birleştirmektedir. Avrupa PILOT, EPI, MEEP, POP2 CoE, EuroEXA ve ExaNeSt gibi çok sayıda Avrupa projesinde yapılan çalışmalardan yararlanan ve geliştiren bir prototip üretmeyi amaçlamaktadır. Bu prototip mevcut IP, FPGA kullanan HW emülasyonu ve donanım ve yazılımın fizibilitesini gösteren gerçek ASIC prototiplerinin bir kombinasyonu ile gerçekleştirilecektir. Son olarak, kullanılacak uygulamalar AI’dan HPC’ye kadar uzanırken, agresif ASIC uygulaması (yonga boyutu ve küçük geometri) Avrupa’da üretilen en küçük teknoloji düğümü olacaktır ve yakın gelecekteki bir HPC uygulaması için kolayca uyarlanabilecektir.

3

Figür 1. The European Pilot  projesinin şeması

Figür 1 üzerinde the European Pilot projesinin ana kısımları verilmiştir. Bu projede Figür 1’de gösterilen MLS ve VEC çiplerinin geliştirilmesi, genel sistem üzerinde moleküler dinamik sistemlerinin çözümü, proje sonuçlarının yayınlanması ve proje sonuçlarından faydalanılması gibi bazı iş paketlerinde yer almaktayız. Bu iş paketleri detaylı şekilde uluslararası başvuru dokümanında verilmiş olup aşağıda da TÜBİTAK olarak bu projedeki görevlerimiz şunlardır:

1) Projede geliştirilecek olan hızlandırıcı sistemi ve sistemin emülatörü üzerinde moleküler dinamik denklemlerinin çözümü amaçlı  HPC ve AI (Yapay Zeka) uygulama geliştirilmesi.

2) Projede geliştirilecek olan hızlandırıcı sistem için gerekli olan Bandgap IP, sıcaklık ve voltaj sensörü, ve bu sensörü kontrol eden dijital blok tasarımının Global Foundries (GF) 12nm teknolojisi kullanılarak tasarımı ve sisteme entegrasyonu

3) MLS ve VEC çiplerinde kullanılacak PHY ve IP modüllerinin testini gerçekleştirecek test çip kontrolörünün tasarımı

4) Hızlandırıcı sistemin ana parçalarından olan  Vektör ve MLS çiplerinin GF12nm teknolojisi kullanılarak arka plan tasarımı ve sisteme entegrasyonu aşamalarında destek verilmesi

 

tr_TRTR
Scroll to Top